



별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출원 번호 : 10-2003-0013829
Application Number

출원 년 월 일 : 2003년 03월 05일
Date of Application MAR 05, 2003


출원인 : 삼성에스디아이 주식회사
Applicant(s) SAMSUNG SDI CO., LTD.



2003 년 06 월 13 일

특 허 청

COMMISSIONER



【서지사항】

【서류명】 특허출원서
【권리구분】 특허
【수신처】 특허청장
【제출일자】 2003.03.05
【발명의 명칭】 다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여 제조된 액티브 채널 방향 의존성이 없는 박막 트랜지스터
【발명의 영문명칭】 POLYSILICON THIN FILM, METHOD OF FABRICATING THE SAME AND THIN FILM TRANSISTOR NON-DEPENDANCY ON ACTIVE CHANNEL DIRECTION
【출원인】
【명칭】 삼성에스디아이 주식회사
【출원인코드】 1-1998-001805-8
【대리인】
【성명】 박상수
【대리인코드】 9-1998-000642-5
【포괄위임등록번호】 2000-055227-0
【발명자】
【성명의 국문표기】 박지용
【성명의 영문표기】 PARK,JI YONG
【주민등록번호】 700331-1823311
【우편번호】 442-470
【주소】 경기도 수원시 팔달구 영통동 993-5, 204호
【국적】 KR
【발명자】
【성명의 국문표기】 박혜향
【성명의 영문표기】 PARK,HYE HYANG
【주민등록번호】 771015-2657220
【우편번호】 441-390
【주소】 경기도 수원시 권선구 권선동 1285-7, 101
【국적】 KR
【심사청구】 청구
【취지】 특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의한 출원심사를 청구합니다. 대리인 박상수 (인)

【수수료】

【기본출원료】 20 면 29,000 원

【가산출원료】 5 면 5,000 원

【우선권주장료】 0 건 0 원

【심사청구료】 19 항 717,000 원

【합계】 751,000 원

【첨부서류】

1. 요약서·명세서(도면)_1통

【요약서】**【요약】**

본 발명은 다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터에 관한 것으로, 이웃한 프라임리 결정립 경계가 평행하지 않으며 상기 프라임리 결정립 경계로 둘러싸인 면적이 $1\ \mu\text{m}^2$ 보다 큰 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막 및 레이저가 투과하는 라인 형태의 패턴과 레이저가 투과하지 못하는 패턴이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하는 단계를 포함하는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법과 이렇게 제조된 다결정 실리콘 박막을 사용하여 제조된 박막 트랜지스터를 제공함으로써 TFT 특성의 채널 방향의 의존성이 크게 저하되어 방향에 따른 특성 차이가 25 % 내로 조절할 수 있다.

【대표도】

도 3

【색인어】

다결정 실리콘 박막, 액티브 채널 방향 의존성, 박막 트랜지스터

【명세서】

【발명의 명칭】

다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여 제조된 액티브 채널 방향의
존성이 없는 박막 트랜지스터{POLYSILICON THIN FILM, METHOD OF FABRICATING THE SAME AND
THIN FILM TRANSISTOR NON-DEPENDANCY ON ACTIVE CHANNEL DIRECTION}

【도면의 간단한 설명】

도 1a, 도 1b 및 도 1c는 통상의 SLS 결정화 방법을 개략적으로 도시한 도면이다.

도 2는 본 발명의 일실시예에 따른 다결정 실리콘 박막의 제조 방법에서 사용되는
마스크의 구조를 개략적으로 나타내는 평면도이다.

도 3은 도 2의 마스크를 사용하여 제조되는 다결정 실리콘 박막의 평면도이다.

도 4는 본 발명의 다른 일실시예에 따른 다결정 실리콘 박막의 제조 방법에서 사용
되는 마스크의 구조를 개략적으로 나타내는 평면도이다.

도 5는 본 발명의 다른 일실시예에 따른 마스크 패턴으로, 레이저가 투과하는 영역
이 한 방향으로 길쭉한 직사각형 형태의 라인 패턴 그룹으로 형성되어 있고, 또한 이러
한 라인 패턴 그룹이 일정 간격 어긋나도록 평행하게 배열되는 마스크 패턴과 레이저가 투
과하지 못하는 도트 형태의 마스크 패턴이 사각형 형태로 배열된 마스크 패턴을 나타낸
다.

도 6은 도 5의 마스크를 이용하여 만든 다결정 실리콘 박막의 결정립을 나타낸다.

도 7은 본 발명의 또다른 일실시예에 따른 마스크 패턴을 도시한 것으로, 레이저가
투과하는 한 방향으로 길쭉한 직사각형 형태의 라인 패턴 그룹이 일정 간격 서로 어긋

나도록 평행하게 배열되는 마스크 패턴과 레이저가 투과하지 못하는 도트 형태의 패턴이 삼각형 형태로 배열된 마스크 패턴을 나타낸다.

도 8은 도 7의 마스크를 이용하여 만든 다결정 실리콘 박막의 결정립을 나타낸다.

도 9는 본 발명의 또다른 일실시예에 따른 마스크 패턴을 도시한 것으로, 레이저가 투과하는 방향으로 길쭉한 직사각형 형태의 라인 패턴 그룹이 서로 수직하게 배열되는 마스크 패턴과 레이저가 투과하지 못하는 도트 형태의 패턴이 불규칙한 사각형 형태로 배열된 마스크 패턴을 나타낸다.

도 10은 도 9의 마스크를 이용하여 만든 다결정 실리콘 박막의 결정립을 나타낸다.

도 11은 본 발명의 실시예들에 따라 제조된 다결정 실리콘 박막으로 제조된 TFT의 전계 이동도의 채널 방향 의존성을 나타내는 그래프이다.

도 12는 본 발명의 실시예들에 따라 제조된 다결정 실리콘 박막으로 제조된 TFT의 문턱 전압의 채널 방향 의존성을 나타내는 그래프이다.

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<13> [산업상 이용분야]

<14> 본 발명은 디스플레이 디바이스용 다결정 실리콘 박막, 이의 제조 방법 및 이를 사용하여 제조한 박막 트랜지스터에 관한 것으로, 더욱 상세하게는 다결정 실리콘 박막이

결정립의 모양을 조절하여 제조된 다결정 실리콘 박막, 이 박막의 제조 방법 및 이 다결정 실리콘 박막을 사용하여 제조되는 박막 트랜지스터에 관한 것이다.

<15> [종래 기술]

<16> 통상적으로 SLS 방법은 비정질 실리콘 층에 레이저빔을 2회 이상 중첩 조사하여 결정립 실리콘을 측면 성장시킴으로써 결정화하는 방법이다. 이를 이용하여 제조한 다결정 실리콘 결정립은 한 방향으로 길쭉한 원주형 모양을 가지는 것을 특징으로 하며, 결정립의 유한한 크기로 인하여 인접한 결정립 사이에는 결정립 경계가 발생한다.

<17> SLS 결정화 기술을 이용하여 기판 상에 다결정 또는 단결정인 입자가 거대 실리콘 그레인(large silicon grain)을 형성할 수 있으며, 이를 이용하여 TFT를 제작하였을 때, 단결정 실리콘으로 제작된 TFT의 특성과 유사한 특성을 얻을 수 있는 것으로 보고되고 있다.

<18> 도 1a, 도 1b 및 도 1c는 통상의 SLS 결정화 방법을 나타낸다.

<19> SLS 결정화 방법에서는 도 1a와 같이 레이저빔이 투과되는 영역과 투과하지 못하는 영역을 가진 마스크를 통하여 레이저빔을 비정질 실리콘 박막층에 조사하면 레이저빔이 투과한 영역에서는 비정질 실리콘의 용해가 일어나게 된다.

<20> 레이저빔의 조사가 끝난 후 냉각이 시작되면 비정질 실리콘/용융 실리콘 계면에서 우선적으로 결정화가 일어나고, 이때 발생한 응고 잠열에 의해 비정질 실리콘/용융 실리콘 계면으로부터 용융된 실리콘 층 방향으로 온도가 점차 감소되는 온도 구배가 형성된다.

- <21> 따라서, 도 1b를 참조하면, 열 유속은 마스크 계면으로부터 용융된 실리콘층의 중앙부 방향으로 흐르게 되므로 다결정 실리콘 결정립은 용융된 실리콘 층이 완전히 응고될 때까지 측면 성장이 일어나게 되므로 한 방향으로 길쭉한 원주형 형태의 결정립을 가지는 다결정 실리콘 박막층이 형성된다.
- <22> 도 1c에서 도시한 바와 같이, 스테이지 이동에 의해 마스크를 이동하여 비정질 실리콘 박막층과 이미 결정화된 다결정 실리콘층의 일부가 노출되도록 중첩하여 레이저빔을 조사하면 비정질 실리콘 및 결정질 실리콘이 용해되고 이후 냉각이 되면서 마스크에 가려 용해되지 않은 기 형성된 다결정 실리콘 결정립에 실리콘 원자가 부착되어 결정립의 길이가 증가하게 된다.
- <23> 따라서, TFT 제작시 액티브 채널 방향이 SLS 방법에 의하여 성장된 결정립 방향에 대하여 평행한 경우 전하 캐리어 방향에 대한 결정립계의 배리어 효과가 최소가 되므로 단결정 실리콘에 버금가는 TFT 특성을 얻을 수 있는 반면, 액티브 채널 방향과 결정립 성장 방향이 90°인 경우 TFT 특성이 전하 캐리어의 트랩으로 작용하는 많은 결정립 경계가 존재하게 되며, TFT 특성이 크게 저하된다.
- <24> 이와 같이, 기존의 SLS 방법으로 제조한 TFT의 경우 액티브 채널의 방향에 따라 TFT 특성에 큰 변화가 생기게 되므로 회로 내장 정도에 제약이 따르게 된다.
- <25> 한편, PCT 국제 특허 WO 97/45827호 및 미국 특허 6,322,625호에서 개시된 바와 같이, 비정질 실리콘을 증착한 후 SLS 기술로 전체 기판 상의 비정질 실리콘 다결정 실리콘으로 변환하거나, 기판 상의 선택 영역만을 결정화하는 기술이 개시되어 있다.

<26> 또한, 미국 특허 6,177,391호에서는 SLS 결정화 기술을 이용하여 거대 입자 실리콘 그레이너를 형성하여 드라이버와 화소 배치를 포함한 LCD 디바이스용 TFT 제작시 액티브 채널 방향이 SLS 결정화 방법에 의하여 성장된 결정립 방향에 대하여 평행한 경우 전하 캐리어 방향에 대한 결정립계의 배리어 효과가 최소가 되므로, 단결정 실리콘에 버금가는 TFT 특성을 얻을 수 있는 반면, 이러한 특허에서도 역시 액티브 채널 영역과 결정립 성장 방향이 90° 인 경우 TFT 특성이 전하 캐리어의 트랩으로 작용하는 많은 결정립 경계가 존재하게 되며, TFT 특성이 크게 저하된다.

<27> 실제로, 액티브 매트릭스 디스플레이 제작시 구동 회로내의 TFT와 화소 셀 영역 내의 TFT는 일반적으로 90° 의 각도를 갖는 경우가 있으며, 이때, 각 TFT의 특성을 크게 저하시키지 않으면서 TFT간 특성의 균일성을 향상시키기 위해서는 결정 성장 방향에 대한 액티브 채널 영역의 방향을 30° 내지 60° 의 각도로 기울어지게 제작함으로써 디바이스의 균일성을 향상시킬 수 있다.

<28> 그러나, 이 방법 역시 SLS 결정화 기술에 의해 형성되는 유한 크기의 결정립을 이용함으로써 치명적인 결정립 경계가 액티브 채널 영역 내에 포함될 확률이 존재하며, 따라서, TFT 간 특성 차이를 야기시키는 예측할 수 없는 불균일성이 존재하게 된다는 문제점이 있다.

【발명이 이루고자 하는 기술적 과제】

<29> 본 발명은 위에서 설명한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 SLS 결정화법으로 다결정 실리콘 박막을 제조하는 경우 제조되는 다결정 실리콘의 형상을 제어하는 방법 및 이를 이용하여 제조된 다결정 실리콘 박막을 제공하는 것이다.

<30> 또한, 본 발명의 또 다른 목적은 위에서 제조된 다결정 실리콘 박막을 사용하여 액티브 채널 방향에 따른 TFT 특성의 의존성이 없는 우수한 특성을 갖는 TFT를 제공하는 것이다.

【발명의 구성 및 작용】

<31> 본 발명은 상기한 목적을 달성하기 위하여,

<32> 이웃한 프라임리 결정립 경계가 평행하지 않으며 상기 프라임리 결정립 경계로 둘러싸인 면적이 $1\ \mu\text{m}^2$ 보다 큰 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막을 제공한다.

<33> 또한, 본 발명은

<34> 상기의 디스플레이 디바이스용 다결정 실리콘 박막을 사용하여 제조되는 것을 특징으로 하는 박막 트랜지스터를 제공한다.

<35> 또한, 본 발명은

<36> 레이저가 투과하는 라인 형태의 패턴과 레이저가 투과하지 못하는 패턴이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하는 단계를 포함하는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법을 제공한다.

<37> 또한, 본 발명은

<38> 레이저가 투과하는 패턴과 레이저가 투과하지 못하는 패턴이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하는 단계를 포함하며, 상기 레이저가 투과하지 못하는 패턴은 중심이 원형 또는 도트 형태의 불투명 마스크 패턴

으로 형성되어 있는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법을 제공한다.

<39> 또한, 본 발명은 상기의 방법에 의해 제조되는 것을 특징으로 하는 유기 전계 디스플레이 디바이스용 다결정 실리콘 박막을 제공한다.

<40> 이하, 본 발명을 첨부한 도면을 참조하여 더욱 상세히 설명한다.

<41> 도 2는 본 발명의 일실시예에 따른 다결정 실리콘 박막의 제조 방법에서 사용되는 마스크의 구조를 개략적으로 나타내는 평면도이며, 도 3은 이러한 마스크를 사용하여 제조되는 다결정 실리콘 박막의 평면도이다.

<42> 도 2에서 볼 수 있는 바와 같이, 한쪽 방향으로 길쭉한 직사각형 형태로 레이저빔이 투과할 수 있는 라인 형태의 패턴을 가진 마스크를 통과하여 레이저빔을 조사할 경우 열유속은 레이저빔 투과 패턴의 가장 자리에서부터 중심부로 형성되므로 다결정 실리콘 결정립은 한 방향으로 길쭉한 형태의 모양을 가지게 된다.

<43> 도 2에 도시된 마스크 패턴을 사용한 경우, 도 3에서 볼 수 있는 바와 같이, 레이저 투과부의 계면으로부터 서로 반대 방향으로 성장한 실리콘 결정립은 패턴의 중심부에서 서로 만나게 되어 돌출부(protrusion)가 높은 프라이머리 결정립계를 형성하게 되어 프라이머리 결정립계가 스트라이프 형태로 나열된 원주형 결정립이 형성된다.

<44> 도 4는 본 발명의 다른 일실시예에 따른 다결정 실리콘 박막의 제조 방법에서 사용되는 마스크의 구조를 개략적으로 나타내는 평면도이다.

<45> 도 4에서는 레이저빔이 투과하지 못하는 부분의 패턴 형태가 원형 또는 도트 형태의 패턴을 가지는 마스크를 사용할 경우에는 레이저빔이 투과하지 못하는 도트 패턴의

중심부로부터 외각 방향으로 열유속이 발생하게 되어 다결정 실리콘 결정립은 사방으로 성장하게 된다.

<46> 이러한 도트 패턴을 사각형 형태로 배열할 경우 각 도트 패턴의 가장 자리에서부터 성장한 다결정 실리콘 결정립은 패턴 간격이 측면 성장 거리에 비해 적은 경우 서로 마주치게 되고, 이때 형성된 프라이머리 결정립계는 사각형 형태를 가지게 된다. 이와 같이, 마스크 패턴의 모양과 배치를 조절할 경우 다양한 형태의 미세 구조를 가지는 다결정 실리콘 박막을 제조할 수 있다.

<47> 이때, 다결정 실리콘 결정립은 이웃한 프라이머리 결정립 경계가 평행하지 않으며 상기 프라이머리 결정립 경계로 둘러싸인 면적이 $1\ \mu\text{m}^2$ 보다 큰 것이 바람직하다.

<48> 도 5는 본 발명의 다른 일실시예에 따른 마스크 패턴으로, 레이저가 투과하는 영역이 한 방향으로 길쭉한 직사각형 형태의 라인 패턴 그룹으로 형성되어 있고, 또한 이러한 라인 패턴 그룹이 일정 간격 어긋나도록 평행하게 배열되는 마스크 패턴과 레이저가 투과하지 못하는 도트 형태의 마스크 패턴이 사각형 형태로 배열된 마스크 패턴을 나타낸다.

<49> 도 6은 도 5의 마스크를 이용하여 만든 다결정 실리콘 박막의 결정립을 나타낸 것으로, 도 5의 마스크 패턴을 사용하여 비정질 실리콘을 결정화하는 경우에는 다결정 실리콘 박막의 프라이머리 결정립계가 사각형 형태로 배열되어 있다. 본 실시예에서도 다결정 실리콘 결정립은 이웃한 프라이머리 결정립 경계가 평행하지 않으며 상기 프라이머리 결정립 경계로 둘러싸인 면적이 $1\ \mu\text{m}^2$ 보다 큰 것이 바람직하다.

- <50> 도 7은 본 발명의 또다른 일실시예에 따른 마스크 패턴을 도시한 것으로, 레이저가 투과하는 한 방향으로 길쭉한 직사각형 형태의 라인 패턴 그룹이 일정 간격 서로 어긋나도록 평행하게 배열되는 마스크 패턴과 레이저가 투과하지 못하는 도트 형태의 패턴이 삼각형 형태로 배열된 마스크 패턴을 나타낸다.
- <51> 도 8은 도 7의 마스크를 이용하여 만든 다결정 실리콘 박막의 결정립을 나타낸 것으로, 도 7의 마스크 패턴을 사용하여 비정질 실리콘을 결정화하는 경우 다결정 실리콘 박막의 프라이머리 결정립계가 육각형 형태로 배열되어 있다. 본 실시예에서도 다결정 실리콘 결정립은 이웃한 프라이머리 결정립 경계가 평행하지 않으며 상기 프라이머리 결정립 경계로 둘러싸인 면적이 $1 \mu\text{m}^2$ 보다 큰 것이 바람직하다.
- <52> 도 9는 본 발명의 또다른 일실시예에 따른 마스크 패턴을 도시한 것으로, 레이저가 투과하는 방향으로 길쭉한 직사각형 형태의 라인 패턴 그룹이 서로 수직하게 배열되는 마스크 패턴과 레이저가 투과하지 못하는 도트 형태의 패턴이 불규칙한 사각형 형태로 배열된 마스크 패턴을 나타낸다.
- <53> 도 10은 도 9의 마스크를 이용하여 만든 다결정 실리콘 박막의 결정립을 나타낸 것으로, 도 9의 마스크 패턴을 사용하여 비정질 실리콘을 결정화하는 경우 다결정 실리콘 박막의 프라이머리 결정립계는 불규칙한 형태의 페다각형 모양을 가진다. 본 실시예에서도 다결정 실리콘 결정립은 이웃한 프라이머리 결정립 경계가 평행하지 않으며 상기 프라이머리 결정립 경계로 둘러싸인 면적이 $1 \mu\text{m}^2$ 보다 큰 것이 바람직하다.
- <54> 본 발명에서 제조되는 다결정 실리콘 결정립은 상기 프라이머리 결정립 경계는 프라이머리 결정립 경계를 지나는 일정축을 중심으로 서로 대칭이며, 바람직하기로는 상기

프라이머리 결정립 경계는 방사형 또는 상기 일정축을 중심으로 쌍곡선을 이루는 것이 바람직하다.

<55> 본 발명의 다결정 실리콘 박막을 사용하여 제조되는 박막 트랜지스터는 바람직하기로는 유기 전계 발광 디스플레이 장치에 사용되는 것이 바람직하다.

<56> 도 11은 도 3 및 도 9에 도시되어 있는 본 발명의 실시예들에 따른 마스크 패턴을 사용하여 제조된 다결정 실리콘 박막으로 제조된 TFT의 전계 이동도의 채널 방향 의존성을 나타내는 그래프이다.

<57> 도 12는 도 3 및 도 9에 도시되어 있는 본 발명의 일실시예들에 따른 마스크 패턴을 사용하여 제조된 다결정 실리콘 박막으로 제조된 TFT의 문턱 전압의 채널 방향 의존성을 나타내는 그래프이다.

<58> 도 3의 다결정 실리콘 박막의 프라이머리 결정립계와 TFT 액티브 채널 방향이 수직 방향인 경우(90°) 적은 수의 결정립계로 인하여 높은 전계 이동도와 낮은 문턱 전압 특성을 보이지만 TFT 액티브 채널 방향이 프라이머리 결정립계와 평행하여(0°) 많은 수의 결정립계가 존재하는 경우 TFT 특성이 크게 저하되어 전계 이동도는 60 % 이상 감소하고 문턱 전압은 60 % 이상 증가하였다.

<59> 반면에 도 9의 마스크를 이용하여 제조한 다결정 실리콘 박막 트랜지스터의 경우 TFT 특성의 채널 방향의 의존성이 크게 저하되어 방향에 따른 특성 차이가 25 % 내로 조절할 수 있었다.

【발명의 효과】

<60> 이상과 같이 본 발명에서는 라인 형태의 패턴과 도트 형태의 패턴이 혼합된 구조의 마스크를 사용하여 결정화함으로써 다양한 형태의 결정립 구조를 가지는 다결정 실리콘 박막을 제조할 수 있으며, 이러한 마스크 디자인에 의해 다결정 실리콘 박막의 미세 구조를 제어하여 채널 방향의 의존성이 없는 우수한 특성을 가지는 박막 트랜지스터를 제작할 수 있으며 이를 통하여 패널 상에 회로부의 집적도를 향상시킬 수 있다.

【특허청구범위】**【청구항 1】**

이웃한 프라이머리 결정립 경계가 평행하지 않으며 상기 프라이머리 결정립 경계로 둘러싸인 면적이 $1\ \mu\text{m}^2$ 보다 큰 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막.

【청구항 2】

제 1항에 있어서,

상기 프라이머리 결정립은 폐곡선 또는 폐다각형의 형태를 갖는 디스플레이 디바이스용 다결정 실리콘 박막.

【청구항 3】

제 2항에 있어서,

상기 프라이머리 결정립 경계는 사각형 또는 육각형 형태를 갖는 디스플레이 디바이스용 다결정 실리콘 박막.

【청구항 4】

제 1항에 있어서,

상기 프라이머리 결정립 경계는 프라이머리 결정립 경계를 지나는 일정축을 중심으로 서로 대칭인 디스플레이 디바이스용 다결정 실리콘 박막.

【청구항 5】

제 4항에 있어서,

상기 프라이머리 결정립 경계는 방사형 또는 상기 일정축을 중심으로 쌍곡선을 이루는 디스플레이 디바이스용 다결정 실리콘 박막.

【청구항 6】

제 1항의 디스플레이 디바이스용 다결정 실리콘 박막을 사용하여 제조되는 것을 특징으로 하는 박막 트랜지스터.

【청구항 7】

제 6항에 있어서,

상기 박막 트랜지스터는 유기 전계 발광 디스플레이 장치에 사용되는 것인 박막 트랜지스터.

【청구항 8】

레이저가 투과하는 라인 형태의 패턴과 레이저가 투과하지 못하는 패턴이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하는 단계를 포함하는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.

【청구항 9】

제 8항에 있어서,

상기 레이저가 투과하는 영역이 한방향으로 길쭉한 직사각형 형태의 라인 패턴 그룹으로 이러한 그룹이 평행한 방향으로 일정 간격 어긋나도록 배열되는 것인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.

【청구항 10】

제 8항에 있어서,

상기 레이저가 투과하지 못하는 영역이 라인 형태의 패턴이 서로 수직한 형태로 배열되어 있는 것인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.

【청구항 11】

제 8항 내지 제 10항 중 어느 한 항에 있어서,

상기 레이저가 투과하지 못하는 영역이 원형 또는 도트 형태의 마스크 패턴을 포함하는 것이 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.

【청구항 12】

제 11항에 있어서,

상기 원형 또는 도트 형태의 마스크 패턴이 원형, 삼각형, 사각형, 및 육각형 중 어느 하나의 다각형 형태의 배열 구조를 갖는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.

【청구항 13】

제 8항에 있어서,

상기 레이저가 투과하지 못하는 영역의 패턴의 크기는 라인 패턴의 폭에 비해 작은 것이 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.

【청구항 14】

제 11항에 있어서,

상기 원형 또는 도트 형태의 마스크 패턴이 불규칙하게 배치되어 있는 것인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.

【청구항 15】

레이저가 투과하는 패턴과 레이저가 투과하지 못하는 패턴이 혼합된 구조를 갖는 마스크를 사용하여 비정질 실리콘을 레이저를 이용하여 결정화하는 단계를 포함하며, 상기 레이저가 투과하지 못하는 패턴은 중심이 원형 또는 도트 형태의 불투명 마스크 패턴으로 형성되어 있는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.

【청구항 16】

제 15항에 있어서,

상기 원형 또는 도트 형태의 불투명 마스크 패턴이 원형, 삼각형, 사각형, 및 육각형 중 어느 하나의 다각형 형태의 배열 구조를 갖는 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.

【청구항 17】

제 15항에 있어서,

상기 원형 또는 도트 형태의 불투명 마스크 패턴이 불규칙하게 배치되어 있는 것인 디스플레이 디바이스용 다결정 실리콘 박막의 제조 방법.

【청구항 18】

제 8항 또는 제 15항의 어느 한 항에 의하여 제조되는 것을 특징으로 하는 디스플레이 디바이스용 다결정 실리콘 박막.


【청구항 19】

제 18항에 있어서,


상기 다결정 실리콘 박막은 유기 전계 발광 디스플레이 장치에 사용되는 것인 디스플레이 디바이스용 다결정 실리콘 박막.

【도면】


【도 1a】




【도 1b】




【도 1c】




【도 2】




【도 3】




【도 4】




【도 5】




【도 6】




【도 7】




【도 8】




【도 9】



【도 10】



【도 11】



【도 12】

